基于7nm Zen2架構(gòu)的AMD產(chǎn)品家族的布局接近圓滿,它們?cè)谑袌?chǎng)上也取得不俗反響。
經(jīng)發(fā)燒友挖掘,銳龍CPU內(nèi)核的更多技術(shù)細(xì)節(jié)曝光在我們面前。
基于Fitzchens Fitz的裸片透視,工程師Nemez用彩圖的形式將“Matisse(對(duì)應(yīng)銳龍3000 CPU)”和“Rome(對(duì)應(yīng)第二代EPYC霄龍)”中IO芯片的“五臟六腑”給標(biāo)記了出來。

圖為Matisse
這里簡(jiǎn)單解釋下,銳龍3000 CPU、EPYC 2霄龍采取的都是CCD+I/O Die的封裝方式,一個(gè)CCD對(duì)應(yīng)8核Zen2,而I/O裸片采用14nm工藝打造,CCD的結(jié)構(gòu),AMD官方有公布,這里繪制的是I/O Die“彩超”。

圖為Rome
以“Matisse”為例,I/O裸片中擁有兩個(gè)x16 SerDes主控(可同時(shí)管理PCIe、SATA、USB 3等接口)、一個(gè)I/O根核心、兩個(gè)x16 SerDes物理層等。
對(duì)比“Rome”,x16 SerDes主控多達(dá)8個(gè),而三代銳龍線程撕裂者(Castle Peak)則屏蔽了其中4個(gè),對(duì)于消費(fèi)者來說,這也就是三代撕裂者限制為四通道內(nèi)存的根本原因。

特別提醒:本網(wǎng)內(nèi)容轉(zhuǎn)載自其他媒體,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí),對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾,并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系我們,本站將會(huì)在24小時(shí)內(nèi)處理完畢。