站長資訊網在討論到CPU的PCI-E通道問題時，我發現很多人都以為Intel的核顯占用了CPU的4根PCI-E通道，包括很多可以找到的“科普貼”中都寫了核顯會占用4條PCI-E通道。其實這是一種常見的誤區，從Sandy Bridge架構開始，Intel的核顯就是掛在Ringbus這個內部環形總線上面的，它不會占用CPU的PCI-E通道。
TL;DR: 從Sandy Bridge開始，Intel的核顯就掛在Ringbus上面，不占用PCI-E通道。
要看證據的話，我我們從Sandy Bridge開始擺架構簡圖/Die Shot：
可以看到，從Sandy Bridge開始，核顯部分都是以節點形式掛在Ringbus上面的。而CPU的PCI-E控制器在另外一端的System Agent組件中，中間隔了萬水千山。
如果還要證據的話，簡單測試一下核顯的內存帶寬就知道了，比如我這臺工作機上面的HD 4600，分配了32MB的顯存，簡單跑一下，顯存帶寬超過9GB/s，很明顯這個帶寬已經超過了PCI-E 3.0 x4的上限3.94 GB/s了。GPU-Z也可以告訴你，核顯不占用PCI-E通道數。
所以，不要再相信什么屏蔽核顯釋放PCI-E總線的說法了，沒有用的。
題外話，其實在傳奇的E3V2上面Intel是給了20條PCI-E 3.0總線的，而到下一代又縮回去了。
那為什么Intel和AMD在主流級桌面平臺上面都不多給一點PCI-E總線通道呢？因為增加CPU的PCI-E總線通道需要修改CPU的觸點設計，增加CPU觸點的同時會引發CPU封裝體積的變大，成本變高。所以Intel的主流桌面級CPU至今仍只提供16條直連通道，而更多的PCI-E通道需要通過DMI 3.0由芯片組分出。
